<img height="1" width="1" style="display:none" src="https://www.facebook.com/tr?id=1126676760698405&amp;ev=PageView&amp;noscript=1">
Home Digitale E4 contribuisce al successo della European Processor Initiative

E4 contribuisce al successo della European Processor Initiative

E4 Computer Engineering SpA ha partecipato con successo alla prima fase della European Processor Initiative (EPI), un progetto mirato a consentire l’indipendenza della Unione Europea (UE) nelle tecnologie e nelle infrastrutture di chip e di infrastruttura di per il calcolo ad alte prestazioni (High Performance Computing).

Nonostante i vincoli imposti dalla pandemia COVID-19, la European Processor Initiative ha completato con successo la sua prima fase triennale (2018-2021), rispettando le tempistiche preventivate per la fornitura di tecnologie all’avanguardia per la sovranità europea, nel rispetto dei limiti di budget predefiniti.

Tra gli obiettivi realizzati in questa prima fase, il processore general-purpose Rhea, il proof of concept dell’acceleratore EPI e il microcontrollore embedded ad alte prestazioni per applicazioni automobilistiche. Il completamento di questa prima parte apre la strada alla seconda fase del progetto, che ha preso il via a gennaio 2022.

«Da sempre E4 presta la propria esperienza e competenze con passione a progetti di ampio respiro, in grado di superare i confini nazionali», spiega Cosimo Gianfreda CTO di E4 Computer Engineering. «La European Processor Initiative, in particolare, riveste un’importanza strategica fondamentale per l’Unione Europea e le sue realtà, sia nel mondo della ricerca che in quello aziendale. È un onore per noi contribuire al successo di un progetto tanto rilevante.»

La European Processor Initiative

La European Processor Initiative è un progetto che coinvolge 28 partner provenienti da 10 paesi europei, con l’obiettivo di rendere l’UE indipendente nelle tecnologie dei chip e di infrastruttura di High Performance Computing.

Gli obiettivi di EPI riguardano tre principali ambiti di ricerca e innovazione, cioè General Purpose Processor (GPP), Acceleratore (EPAC) e Automotive, con una serie di attività comuni, condivise tra questi tre domini. Per l’Italia, il progetto ha visto la partecipazione attiva di E4 e ST-I, come rappresentanti del mondo industriale, e delle Università di Bologna e di Pisa per il mondo universitario, che hanno portato il loro contributo per raggiungere il primo traguardo del progetto. In particolare, E4 ha avuto il compito di sviluppare la Daughter Board per il Test Chip a supporto dell’Acceleratore e l‘Intermediate Bus Connector a supporto del General Purpose Processor.

L’Acceleratore (EPAC)

Le attività relative dell’acceleratore EPI si proponevano di fornire un’accelerazione efficiente dal punto di vista energetico per i carichi di lavoro di calcolo ad alte prestazioni e intelligenza artificiale. Con il Proof of Concept dell’European Processor Accelerators (EPAC) Test Chip, EPI ha dimostrato che è possibile creare un design esclusivamente europeo, e di poter utilizzare una ISA open-source libera da licenze proprietarie e restrizioni all’esportazione. I sistemi EPAC e il Software Development Vehicle basato su FPGA sfruttano appieno il sistema operativo Linux e al contempo contribuiscono alla comunità con patch, device driver e funzionalità aggiuntive per  librerie open-source come OpenMP e MPI. Inoltre, parti dell’hardware come STX (acceleratore stencil/tensor) sono state sviluppate utilizzando un approccio open source.

Il processore EPI General-Purpose (GPP)

La prima generazione del Processore EPI General-Purpose (GPP), nome in codice Rhea, integrerà le tecnologie EPI e caratteristiche uniche in termini di sicurezza, architettura della memoria, ottimizzazione della larghezza di banda della memoria e gestione dell’alimentazione. Includendo 29 core RISC-V, l’architettura Arm V1 Neoverse offrirà una soluzione efficace per le applicazioni HPC con capacità di essere configurabile e personalizzabile. Le decisioni architetturali sono state prese seguendo una metodologia di co-design e analizzando le funzionalità di IP avanzati. È inoltre presente una interconnessione su chip scalabile per consentire trasferimenti di dati ad alta frequenza e larghezza di banda tra core, acceleratori, I/O e risorse di memoria condivisa.

LASCIA UN COMMENTO

Please enter your comment!
Please enter your name here

Se questo articolo ti è piaciuto e vuoi rimanere sempre informato sulle novità tecnologiche

css.php